Pfeiffer Vacuum

8.1 소개

반도체 제조(예: 통합 전자 회로 생산) 시 많은 중요한 공정 단계들이 진공 기술에 기초합니다. 실리콘 공정에서 진공 기 술을 사용하는 데에는 다음과 같이 여러 이유가 있습니다>

  • 진공은 실리콘 웨이퍼에서 주변 대기를, 즉 반응 기체와 먼지를 차단할 때 제어된 조건을 허용합니다
  • 진공은 실리콘 웨이퍼의 표면 패터닝의 기초 공정 단계인 실리콘 및 실리콘 산화물의 이방성 식각을 허용합니다
  • 진공 기반의 몇몇 공정은 모든 유형의 얇은 절연 층의 퇴 적과 제어 가능한 속성을 지닌 필름을 실리콘 웨이퍼에 전 도하는 것을 허용합니다.

고체 실리콘으로 만들어진 통합 회로의 개발은 장비 당 통합 구성품 수의 지속적인 증가와 패턴 크기의 축소로 인하여 성 능이 꾸준히 높아지는 것이 특징입니다. 개발 과정에서 회로 의 성능은 1960년대 이후로 2년마다 약 두 배가 되었는데, 이는 Gordon E. Moore가 예언했고 Moore의 법칙으로 알려 진 것입니다[35]. 이것은 마이크로 프로세서 및 랜덤 액세스 메모리(RAM)와 같은 초소형 통합 회로 구조가 1970년 약 10 µm에서 2000년 이후 0.1 µm 이하로 축소됨으로써 달성되었 습니다. 이 기간 동안 실리콘 웨이퍼의 크기는 직경 1"~300mm(~12")로 증가하여 처리량이 증가하고 비용이 감 소되었습니다.

Moore의 법칙(Intel 및 AMD 마이크로 프로세서에서 트랜지스터 수에 의해 문서화됨)

그림 8.1: Moore의 법칙(Intel 및 AMD 마이크로 프로세서에서 트랜지스터 수에 의해 문서화됨)

300mm 기술의 도입으로 소위 중요한 치수가 150nm에서 줄 어들었고, 이 글이 쓰여진 시기(2012)엔 22nm에 도달했습니 다. 300mm 웨이퍼 크기를 사용함으로써 생산 기술 역시 개 방형 카세트(그림 8.2 왼쪽)에서 생산 현장 내부의 닫힌 상자 속에 있는 또 다른 장비로 전달됩니다(FOUP = 전방 개방 통 합 포드, 그림 8.2 왼쪽).

카세트(왼쪽)와 FOUP(오른쪽)을 사용한 웨이퍼 조작

그림 8.2: 카세트(왼쪽)와 FOUP(오른쪽)을 사용한 웨이퍼 조작

Page: